存儲器將走向何方？

技術人工智能設計物聯網智能手機超級計算機半導體行業觀察 2019-06-26

來源：內容來自「非凡創芯力」，作者：Henry Chen ，謝謝。

前言: 本文部分內容摘譯自 Objective Analysis 的白皮書。除了分析介紹市面上現有電池供電系統中使用的嵌入式存儲器，以及，超大型數據中心繫統中使用的離散存儲器，在先進半導體工藝技術不斷演進下所迸到的問題。還介紹了ㄧ些領先的新型存儲器技術，其各自之運作原理、強項及弱點、以及發展趨勢。

小存儲單元尺寸(Cell Size)、高性能(Performance)以及低功耗(Power Consumption)一直是存儲器業者持續追求的目標。然而，14nm以下，半導體工藝遷移到Fin-FET (Fin Field-Effect Transistor，鰭式場效應晶體管)，一種新的晶體管結構，這技術無法直接套用在既有的ㄧ些嵌入式存儲元件上。再者，為因應未來人工智能(AI)及邊緣計算(Edge Computing) 等等高計算能力的需求，既有高容量存儲器，如DRAM、NAND閃存的高耗電及速度問題已無法跟上需求的腳步。

(編譯者注: 邊緣計算(Edge Computing)是指將應用程序、數據資料與服務的運算，由網絡中心節點，移往網絡上的邊緣節點來處理，數據不用再傳到遙遠的雲端，在邊緣節點就能運算)

因此，半導體產業正處於轉折點。微控制器(MCUs)和ASICs中的嵌入式存儲器，以及，從手持移動裝置到超級計算機等所有應用的離散存儲器芯片都在考慮更換。這些替換將有助於系統設計人員降低功耗，從而延長手持移動裝置電池壽命或降低數據中心繫統冷卻要求，也能提高系統性能，符合未來這些高運算能力系統的需求。在某些情況下，通過使用更先進的工藝技術或系統設計，替換傳統的存儲器類型還能降低系統成本。

儘管ㄧ些新存儲器技術已經研發出來，但在這競爭激烈的市場，只有極少數能夠成功。圖1是ㄧ些新存儲器技術的列表。然而，無論哪一個技術勝出，這些新型非易失性技術系統的功耗肯定會低於現有的嵌入式NOR閃存和 SRAM，或是，離散的DRAM和NAND閃存的系統。

嵌入式存儲器 (Embedded Memory) 的問題

這裡麵包含二個問題，嵌入式存儲器的尺寸以及功耗。

先進的邏輯工藝已超越14nm，遷移到Fin-FET結構，過去十年或更長時間內用作片上存儲的嵌入式NOR閃存已失去跟上這些過程的能力收縮。這個問題被稱為閃存的”縮放限制”無論芯片上其餘的CMOS能夠縮小多少，閃存都無法跟上步伐。必須要有新的嵌入式存儲器技術能搭配這些先進工藝製造的ASIC和MCU。

嵌入式NOR閃存並不是唯一受到工藝演進影響的。嵌入式SRAM也面臨著相似的問題。隨著工藝縮小到幾十納米或更小，SRAM存儲單元 (Memory Cell)的大小無法跟上。與NOR閃存不同，SRAM的問題在於其存儲單元的尺寸不會與工藝成比例地縮小。當工藝縮小50％時，它可能僅縮小 25％。

這限縮了嵌入式NOR和嵌入式SRAM的發展，我們需要新存儲單元技術能繼續與流程成比例地縮小。幸運的是，這些技術已經存在，並且已經開發很多年了。

另一個問題為轉向新的存儲器技術提供了強有力的論據，那就是存儲器消耗太多電力。物聯網 (IoT) 和移動裝置使用電池電力運行，其存儲器必須謹慎選擇，因為它們消耗大部分的電池電力，降低電池使用時間，而新的嵌入式存儲器技術可以降低功耗，因應這方面的需求。

下一代移動架構將為人工智能及邊緣計算導入更高的計算能力需求，同時要求更低的功耗以滿足消費者的期望以及在嚴峻的市場競爭中獲勝。當然這些必須以低成本實現，而這就是現有存儲器技術的挑戰。當今大多數電池供電的移動裝置和其他各種應用使用的MCU均採用CMOS工藝製造，CMOS工藝支持兩種存儲器技術：NOR閃存和SRAM。雖然這些技術在CMOS邏輯工藝中很容易嵌入，但它們消耗的功率通常超過預期。

當需要更大的存儲器時，設計人員通常會添加外部存儲器芯片，如SPI (Serial Peripheral interface)NOR閃存、NAND閃存、DRAM或這些存儲器的組合。然而這些外部存儲器對功耗的影響更大。

以上二個現有存儲器的問題迫使設計人員開始評估新型的存儲器技術，試圖徹底解決這些問題。

大系統中的功率問題

在物聯網的另一端，在雲端 (Cloud)，數據中心服務器(Server)的存儲器和數據存儲架構也非常重要，因為功耗通常是數據中心成本最高的元素之一，尤其是納入冷卻系統時。

DRAM和NAND閃存是當今用於計算系統，從智能手機到數據處理設備，的主流存儲技術。然而對計算系統設計而言，這兩種存儲器類型都無法單獨存在，因為，雖然DRAM支持快速讀取和寫入，但DRAM存儲單元之電容的電荷在幾毫秒(ms)內就會衰減消失，所以需要不斷進行刷新 (Refresh)，而刷新會消耗大量功率。即使系統是閒置的，DRAM也需不斷地使用電源進行刷新。

8Gb DRAM芯片消耗的大約20％的功率用於刷新，在芯片總功耗140毫瓦中佔了25毫瓦。如果斷電，DRAM的內容就會消失 (易失性存儲器) - 即使覆電也不會回覆，因此DRAM不適合作為啟動、應用程序、操作系統等等代碼(Code)存儲使用，系統須搭配其他非易失性存儲器來執行代碼存儲功能。

另外，由於其多路(Multiplexed) 尋址技術，DRAM也相對較慢。DRAM 行地址選擇(RAS)和列行地址選擇(CAS)讓隨機讀取需花費25到300奈秒 (ns)的時間，而這個延長的時間導致更高的總能量消耗。

閃存(Flash Memory)存儲的數據不會衰減，斷電後可以保持其內容多年，但NOR閃存比DRAM貴很多，而NAND閃存是順序讀取而且無法存取至特定的字節。這與計算機運算隨機尋址讀取的需求並不匹配。所以 NAND閃存必須與DRAM配對才能用於代碼存儲使用。

與DRAM一樣，NAND閃存也具有ㄧ些特性導致其消耗的功率超出預期。首先，它需要使用片上 (On-Chip) 電荷泵產生高內部電壓。其次NAND 閃存的寫入速度也很慢。最麻煩的是，NAND閃存在寫入時不能直接覆蓋舊數據，在將新數據寫入閃存之前須先擦除(Erase)原有存儲的數據，並且必須一次寫入整個頁面(Page，通常為8,096字節)，無法只寫入單一特定的字節。

閃存技術不使用相同的機制來編程或擦除內容，您不能只擦除單ㄧ位 (bit)、字節(byte) 或頁面，而是必須整塊(Block) ㄧ起，個塊通常包含數十萬個頁面。頁面寫入是一個緩慢且耗能的過程，通常需要300微秒(μs) 時間並消耗80微焦耳(與讀取時的2微焦耳相比)能量。塊擦除(需要前面提到的高內部電壓)所需時間更長，通常為2毫秒(ms)，消耗150微焦耳能量。雖然有這些大缺點，然而NAND閃存系統非常便宜，因此設計人員願意犧牲這些NAND複雜的寫入過程和高耗能代價來換取其低成本。

大多數智能手機和計算系統都混合使用DRAM和NAND閃存來滿足其存儲器和存儲需求。在智能手機中，當手機處在開機狀態時，DRAM保存程序的副本以便執行，而NAND則在電源電源關閉時存儲保存程序、照片、視頻、音樂和其他對速度不敏感的數據。計算系統服務器將程序和數據存儲在其DRAM主存儲器中(服務器不會關閉電源，除非停電)，另外配置使用 NAND閃存的SSD固態硬盤(Solid State Drive)進行長期和備份存儲。

較小的系統可能使用NOR閃存代替NAND閃存，使用SRAM代替 DRAM，但前提是它們的存儲器需求必需非常的小。NOR閃存每個字節的成本比NAND閃存高出一個或兩個數量級，而SRAM的成本比DRAM的成本高出幾個數量級。

為何新型存儲器能解決問題

前面提到各個因素造成現今使用之存儲器的功耗問題，在許多目前正在開發的新型存儲器技術中並不存在。此外，這些新型的存儲器都是非易失性的，所以不需要刷新它們。與DRAM相比，這可以自動降低20％的功耗。由於它們都可以在不擦除的情況下覆蓋舊數據，因此可以節省閃存所需的高擦除能耗，以及慢擦除週期引起的延遲(該屬性稱為原位編程(In-Situ Programming))。與閃存相比，這些新技術的寫入過程能量要求非常低，減少或消除了對低效電荷泵的需求。最後，所有這些新技術都提供隨機數據訪問，減少了保留兩個副本：一個在閃存，一個在DRAM的需求。

不用說，無論何時使用任何新型的存儲器技術來取代當今的傳統DRAM+ NAND閃存架構，所有這些屬性都將帶來顯著的的功率節省以及性能提升。

一些新的存儲器類型

我們將介紹的新型存儲器類型包含下列幾種。

大多數新型存儲器技術擁有下列屬性：

所有這些都是非易失性或持久性的，對比於需要定期刷新、高耗電量需求的DRAM具有明顯的優勢。
它們都不需要閃存所需的高電荷泵擦除/寫入電壓。
它們都沒有使用閃存 (NAND和NOR)所需的笨拙的塊擦除/頁寫入方法，從而大大降低了寫入耗電需求，同時提高了寫入速度。
其中一些可以通過工藝來縮小尺寸進而降低成本，超越了當今根深蒂固的存儲器技術：DRAM和閃存。

選擇器裝置 (Selector)

許多這些存儲器類型之間的一個重要差別是它們是如何被尋址的，這是通過位選擇器(Bit Selector)進行的。有些選擇器元件是晶體管 (Transistor)，這會限縮存儲器單元尺寸的微小程度。其他的使用二極管 (Diode) 或其他雙端選擇器元件，這能縮小存儲器單元的大小，並有助於將存儲器位堆疊成3D陣列。選擇器類型影響這些存儲器的成本，並且可能是生產這些元件的困難度的原因之ㄧ。

雙端選擇器單元可以獲得理想的4f2單元面積，“f”的是芯片製造工藝的最小特徵尺寸 (Feature Size)，4f2單元是兩倍最小特徵尺寸的平方(4f2 = 2fx2f)。在14nm工藝上(f=14nm)，該數字為2x14nmx2 x14nm或4x (14nm)2。4f2存儲單元單元面積是目前所有存儲器可以製造的最小單元面積。基於晶體管的存儲單元通常為8f2，但在某些情況下，可縮小至6f2。

使用雙端選擇器的存儲單元具有另一個優點，也就是它們可以堆疊以進一步降低成本。而到目前為止，還沒有公司試圖堆疊使用晶體管選擇器的存儲單元。

雙端選擇器有兩種類型：簡單二極管和雙向選擇器。在這兩者中，二極管更容易設計。

相變存儲器 (PCM，Phase Change Memory)

相變存儲器 (Phase Change Memory)，也有人稱之為PRAM (Phase-change RAM)，已經研究了幾十年，Intel聯合創始人Gordon Moore 早在1970年就發表了一篇描述早期原型的論文。相變存儲器通過熱能的轉變，讓相變材料在低電阻結晶(導電)狀態與高電阻非結晶(非導電)狀態間轉換。也因為這理由，相變存儲器也被歸類在阻變存儲器(RRAM)分類內。

圖片來源 : Intel&Objective Analysis(Modified by Author)

PRAM在執行置位(Set)和復位(Reset)功能時，電流是在相同方向上移動，因此可以使用簡單二極管來做選擇器裝置，這使得PRAM更容易設計與生產，因為二極管比雙向選擇器簡單多了。由於存儲單元是構建在CMOS 邏輯電路之上並且設計可用於堆疊，因此二極管選擇器必須使用新材料，而不是將其構建在底層CMOS中。這增加了晶圓生產的層數，相對地增加了芯片的成本。

Intel和Samsung於2006年生產第一款商用PCM芯片。Intel芯片持續生產多年，而Samsung芯片在停產前只有安裝在的某ㄧ型號Samsung手機中不到一年。被寄予厚望，由Intel和Micron合作開發，名為3D XPoint (XPoint 發音為“Crosspoint”) 的存儲器，也是ㄧ種相變存儲器 (雖然 Intel否認它是PRAM (或 RRAM)，但逆向工程師 (Reverse Engineers) 分析其芯片後，都說它是)。3D XPoint旨在作為計算系統中DRAM與 NAND閃存SSD之間的新增存儲器層。

鐵電存儲器 (FRAM或FeRAM，Ferroelectric RAM)

鐵電存儲器，稱為FRAM或FeRAM，在1987年左右就已推出，但直到20 世紀90年代中期才開始商業化。雖然叫做鐵電存儲器，FRAM並非使用鐵電材料。該名稱源於這樣的事實，即位存儲機制的行為類似於鐵磁存儲的行為，也就是滯後(Hysteresis)，滯後是磁記錄的基礎。FRAM的電壓 - 電流關係具有可用於存儲位的特徵滯後迴路。正電流將在移位時使位單元處於具有正偏置的狀態，而負電流將該位單元的狀態改變為負偏置。鐵電位單元使用晶體進行存儲，中心有一個原子。該原子位於晶體的頂部或底部。位存儲是該原子位置的函數。

圖片來源 : Objective Analysis (Modified by Author)

Ramtron和Symetrix兩家公司主導FRAM的開發，它們各自使用不同的材料，Ramtron所使用的技術是基於一種稱為鉛鋯鈦(PZT)材料所形成的存儲器結晶體。PZT在半導體工廠中並不受歡迎，因為鉛的高離子遷移特性會汙染硅片。Symetrix的專有材料雖然更復雜，卻也遭遇了類似的問題。因此，新的鐵電存儲器材料持續在研發中。

FRAM一個不幸的事實是其讀取是破壞性的，每次讀取後必須通過後續寫入來抵消，以將該位的內容恢復到其原始狀態。這不僅耗費時間，而且還使讀取週期消耗的功率加倍，這對那些對功耗敏感的應用是一個潛在問題。然而 FRAM獨特的低寫入耗電是其賣點。

1990年Ramtron 的合作伙伴Fujitsu將嵌入式FRAM量產用於地鐵票價卡芯片。之所以選擇FRAM是因為其獨特的低寫入能量，讓芯片得以經由詢問無線電信號就可為數據讀寫提供電源，而無需任何其他電源。

目前的FRAM存儲單元是基於雙晶體管，雙電阻器單元(2T2R)，造成其尺寸至少是DRAM位單元的兩倍。1T1R存儲單元正在開發中，只有在開發完後，才能使FRAM成本接近DRAM的成本。

磁性存儲器 (MRAM，Magnetic RAM)

磁性RAM或MRAM是磁記錄技術的自然結果。事實上，MRAM是最早期計算機的核心存儲器，它被SRAM取代，然後在1970年代再被DRAM所取代。

最原始的MRAM稱為“Toggle MRAM”或是“SRAM類型MRAM”，它通過磁化和消磁位單元，強制它們進入不同的狀態來讀取它們。這樣做所需的電流原本是可控制的，但到了大約75nm工藝節點，電流變得無法控制的高，因為電流保持不變，但導體隨工藝縮小，導致電流密度高到無法接受。因此研究人員開始嘗試新的方法，從STT (Spin Torque Tunneling）開始，到pSTT(Perpendicular Spin Torque Tunneling)，現在大家所談論的STT-MRAM 都是pSTT-MRAM。MRAM技術還有ㄧ種 SOT (旋轉軌道隧道)，它採用三端式MTJ結構，將讀取和寫入路徑分開，故比STT-MRAM 具備更快的讀寫速度和更低的功耗，但目前仍處於研發階段。

所有這些元件都是使用隧道層 (Tunneling Layer) 的“巨磁阻效應” (Giant Magnetoresistive Effect) 來讀取位單元：當該層兩側的磁性方向一致時，該層提供低電阻，因此電流大，但當磁性方向相反時，電阻會變很高，導致電流流量中斷。基本單元需要三層或更多層的堆棧來實現，兩個磁層 (Magnetic Layer) 和ㄧ個隧道層。

圖片來源 : Avalanche Technology (Modified by Author)

STT MRAM有兩種，一種是尺寸較小但速度較慢的單晶體管(1T)單元，另一種是尺寸較大但速度較快的雙晶體管單元(2T)。單晶體管STT MRAM每個單元需要一個晶體管和一個磁隧道結(MTJ，Magnetic Tunnel Junction)，稱為1T1R。它具有與DRAM相當的芯片尺寸，但其200ns 的寫入週期相對較慢。為了更快的類似SRAM的寫入速度，設計人員使用具有兩個晶體管的單元，稱為2T2R，以支持高速差分感測。然而，這會使得 MRAM 的芯片尺寸增加一倍以上，使其成本顯著增加。

由於嵌入式SRAM面積太大，嵌入式NOR閃存無法繼續跟隨工藝縮小，STT-MRAM越來越受到矚目。 Everspin跟 Global Foundries 結盟，UMC 和 Avalanche Technology 結盟，推廣STT-MRAM。它們跟 Samsung、TSMC 均已推出2x nm嵌入式STT-MRAM，用以取代嵌入式 NOR 閃存。

IBM剛發表的19 TB SSD則使用Everspin的STT-MARM取代DRAM來做為SSD的寫入高速緩存(Write Cache)，主要是著眼於其非易失性的特性。因為DRAM是易失性的。因此需仰賴超級電容 (Supercaps) 在斷電時來供應電能，使用MRAM可以免除這些笨重的超級電容器，這為STT-MRAM的應用又跨出ㄧ步。

STT-MRAM被看好可以非常容易地擴展到10nm以下，其可擴展性使 STT-MRAM可能在未來幾年成為低密度和中密度應用之DRAM和閃存的替代方案。

阻變存儲器 (RRAM或ReRAM，Resistive RAM)

阻變存儲器，稱為ReRAM或RRAM，包括許多不同的技術類別，其中包括氧空缺存儲器(Oxygen Vacancy Memories)、導電橋存儲器 (Conductive Bridge Memories)、金屬離子存儲器(Metal Ion Memories)、憶阻器 (Memristors)、以及，納米碳管 (Carbon Nano-tubes)，有些人甚至認為相變存儲器也應該包括在這一類中。所有這些技術的共同之處在於存儲器機制是由電阻器組成，依該電阻器處於高電阻或低電阻狀態以表示“1”或“0”。電流流過電阻器讀取它，並使用更高的電流來覆蓋它。其中，氧空缺ReRAM也被稱為基於氧化物的ReRAM (Oxide-based ReRAM)，簡稱OxRAM。

ReRAM都承諾簡化和縮小存儲器單元，因為它們不一定使用晶體管作為選擇器，而是使用在位單元上方或下方構建的雙端選擇器。這不僅應該將存儲單元低降到其理論最小尺寸4f2，而且還允許存儲單元垂直堆疊，大大增加芯片密度，並可降低成本。

目前可用於生產的ReRAM有Crossbar的40nm ReRAM、Adesto 的 130nm CBRAM和Panasonic的130nm TaOx ReRAM。Crossbar和 Panasonic的工藝已經可以嵌入半導體代工廠CMOS邏輯工藝中，而 Adesto目前是作為離散芯片生產的。

Crossbar的ReRAM中在兩個電極間夾著一種金屬氧化物材料，未編程的單元其納米導電金屬細絲(小於5納米寬的納米導電金屬細絲是由離子原子組成) 沒有形成，所以不會傳導電流。通過在正確方向上傳遞更高的電流，納米導電金屬細絲會形成，金屬細絲幾乎，但不完全，橋接兩個電極。當一個小的讀取電流以相同的方向通過單元時，最後的間隙會被橋接，此時該位單元變為完全導通。一個小的反向讀取電流會造成間隙無法密合，較大的反向電流則完全清除導電路徑。Crossbar目前與中芯合作生產其40nm ReRAM，並且已經開始開發1x nm嵌入式設計。

圖片來源 : Objective Analysis (Modified by Author)

Crossbar的ReRAM單元是“自我選擇”的，因為選擇器本身就是單元的一部分，這使得單元像二極管ㄧ樣運作，因此不需要選擇器元件。這大大地簡化了生產過程，因為單元是由單ㄧ個組合的選擇器元件 + 位單元所組成，而其他Re-RAM技術需要與位單元分開的選擇器元件。這是 Crossbar ReRAM的最大優勢。

Adesto的CBRAM(導電橋RAM)也是通過構建和摧毀導電細絲來創造電阻狀態。但是不同之處在於，CBRAM是將銅或銀金屬注入到硅中，從而在兩個電極之間的硫屬化物玻璃絕緣體上形成導電橋，這個導電橋只有幾個原子寬。正電流將銀離子從單元的陽極移動到玻璃絕緣體中，形成導電通路。反向電流將這些銀離子移回陽極，使導電橋斷開並切斷電流路徑。

圖片來源 : Adesto Technologies (Modified by Author)

Panasonic將基於氧空缺的ReRAM集成到其130 nm MCU產品線中，並於2017年宣佈與代工UMC合作，共同開發40 nm工藝。

以上這些存儲器是使用高電壓將原子移入或移出位單元之玻璃絕緣體以形成或移除導電路徑。另一個氧空缺ReRAM技術由HP開發，稱為憶阻器 (Memristor)。儘管該公司證明這是一次革命性的改變，不同於之前的任何技術，但仔細檢查發現它只是氧空缺存儲器的另一個名稱而已。HP之前的研究已經生產出四晶體管單元 (4T2R)和一個晶體管單元(1T1R)，但該公司最近沒有公佈任何新消息。

另一種有趣的 ReRAM 類型是碳納米管(CNT，Carbon Nanotubes)存儲器。該存儲器在硅襯底(Silicon Substrate)中使用碳納米管的沉積膜 (或纖維) 來存儲位。當電流在一個方向流過單元時，這些納米管壓縮成高導電狀態。當電流反轉時，納米管膨脹使得導電性降低。當電流移除後，編程的位單元保持在它們的壓縮狀態。Nantero主導碳納米管存儲器的開發，因此該存儲器也被稱為NRAM，並已授權給富士通作為FRAM的可能繼承者，但NRAM尚未有樣品問世。

圖片來源 : Nantero

新型存儲器技術的比較

表 1 比較了本白皮書中審查的元件。

也許這比較中最重要的因素是單元大小，因為這決定了成本。成本在存儲器技術選擇過程中非常重要 - 比較昂貴的技術通常被低成本的技術所取代，即使這種變化需要大量的解決方案。

選擇器類型

使用晶體管作為選擇器機制(表中表示為1T1R或2T2R)的技術，會比使用雙端選擇器(“1S1R”中的“S”)或二極管(1D1R)的技術，具有較大的位單元尺寸 .Crossbar欄位中的1TnR指的是該公司的單元具有內置選擇器元件，其行為類似於內部二極管。每個個單元組都需要一個晶體管，但這隻會增加很小比例的單元有效尺寸。

選擇器的創建會增加晶圓加工的複雜性，而複雜性會增加晶圓加工的成本。但是其影響並不是最大的，單元尺寸大小對存儲器的成本具有更深遠的影響，8f2單元消耗的面積是4f2單元的兩倍，FRAM的30f2單元消耗的面積是任何4f2技術的7.5倍。

單元大小不僅決定了存儲器的成本，還限制了在給定區域內可以產生的最大存儲器容量。許多嵌入式設計具有有限的芯片面積可用於片上存儲器。那些具有最小單元尺寸的存儲器在給定的空間量內支持最大的存儲密度。

永久性 (Persistence)

與現有技術相比，所有這些技術都是非易失性的，是DRAM所沒有的重大優勢，並且它們都支持原位編程(In-Situ Programming)，這使得它們比NAND或NOR閃存的編寫速度快得多。

可擴展性 (Scalability)

另一個重要的考慮因素是該技術的可擴展性。某些新型的存儲器技術，特別是FRAM和PCM，已經面臨挑戰。但FRAM還沒有成功地在90nm以下成功縮放PCM的“on”電阻會隨著單元尺寸的縮小而增加，使得該技術在工藝縮小時面臨不少雜音，雖然PCM研究人員在十年前成功就已開發出 5nm 的單元。

氧空缺ReRAM據稱在縮放到10nm以下時會遇到問題。Adesto的導電橋技術和Crossbar的納米導電金屬細絲技術預計可以做到10nm以下。

工藝複雜性

PCM(Intel 的 3D XPoint 存儲器)和Crossbar的導電金屬細絲存儲器在這方面具有優勢，因為它們的選擇器元件比其他技術更簡單。Crossbar 的選擇器包含在位單元內，而PCM在同一方向上使用電流進行置位，復位和讀取操作，因此它只需要一個簡單的二極管(二極管)。在這兩個中，Crossbar單元的工藝更簡單，由於沒有選擇器元件，它所需的沉積層更少。

缺點

所有這些新型存儲器技術與當今穩固的存儲器技術相比，確實存在一些缺點：沒有ㄧ種速度可以像SRAM及DRAM那樣快。而且，在未來幾年之內，沒有任何ㄧ種可以在成本上與NAND閃存競爭，主要原因是來自經濟規模。

在嵌入式應用中，我們通常使用NOR閃存來存儲代碼和數據，但嵌入式 NOR閃存無法跟上先進工藝持續縮小單元尺寸，而這些新型技術提供了超越嵌入式NOR擴展限制的方法。對於那些無法使用NOR閃存而必須使用替代技術的應用，通常是依據添加到芯片的成本來選擇新技術。因此這些應用將傾向於使用能提供最小單元尺寸，以及，晶圓加工成本增加最少的技術。

結論

因工藝的限制及功耗的考量，存儲器產業已進入一個必須評估及發展替代技術的時代。幾十年來，研究人員一直在研究幾種新型存儲技術，這些技術爭相競爭，希望成為一個可以取代嵌入式NOR閃存，甚至DRAM，的新存儲器技術。

本文重點介紹了ㄧ些新型存儲器技術，並探討它們在擴展到最先進的工藝節點，以及，在可承受的製造成本下，保持引人注目的性能上所面臨的限制。存儲器公司和半導體代工廠正在密切合作，共同開發並將嵌入式存儲器擴展到大規模生產。使用標準CMOS材料和簡單的製造加工步驟和工具，在競爭激烈的市場中獲得成功的機會將會最大。

雖然本文提供了為什麼某些技術比其他技術更具有獲得成功的原因，但最終採用者和存儲器IP提供商與製造合作伙伴之間戰略協作的優勢，將決定哪些技術將成為非易失性存儲器的新選擇。

[表ㄧ] 來源 : Objective Analysis

參考資料:

Objective Analysis White Paper : NEW MEMORIES FOR EFFICIENT COMPUTING Reducing Energy Consumption in Battery and Large-Scale Systems - Jim Handy，2018/06

*免責聲明：本文由作者原創。文章內容系作者個人觀點，半導體行業觀察轉載僅為了傳達一種不同的觀點，不代表半導體行業觀察對該觀點贊同或支持，如果有任何異議，歡迎聯繫半導體行業觀察。

今天是《半導體行業觀察》為您分享的第1984期內容，歡迎關注。