1999年在東芝180nm下製造出256MB容量的閃存，2015年在15nm製程下閃存單Die容量提升了64倍達到16GB。和摩爾定律晶體管數量每18-24個月翻一番的理論相比，閃存容量的提升速度已經落後了。
2014年的閃存峰會上，美光說3D閃存能將閃存帶回摩爾定律的路線上來，不過現在來看基本已經失敗了：閃存不僅沒有因3D製程應用而大幅降價，反而掀起了一波漲價潮。
其實遇到問題的不僅僅是NAND閃存，包括DRAM內存也遇到同樣技術瓶頸，各大原廠更新制程的進度普遍低於預期，各種延期成了家常便飯。
英特爾在14nm這個製程節點上已經停留了3代，一直是修修補補的狀態，遲遲拿不出10nm芯片。平面閃存方面，東芝已經發展到15nm製程，SK Hynix為14nm，基本都和當代CPU製程持平。
更先進的製程（10nm~3nm）需要EUV極紫外光刻的支持，而EUV技術花了很多年直到現在剛在實驗室條件下達到適合應用量產的水平。使用EUV光刻的新設備成本高昂的同時，工作狀態比當前氬氟雷射耗費10倍以上電能。由於EUV光刻的能源轉換效率只有0.02%左右，一臺輸出功率250瓦的EUV光刻機每天會消耗3萬度電。對於EUV光刻，臺積電曾表示希望未來製程工藝中越少用到越好，因為實在是太貴了！
既然製程升級空間小，那麼2D向3D轉換成效如何？2D閃存時代通過製程升級可以獲得近似指數級增長，而3D時代則只會有線性的增加，因為從原理上來說3D做的是垂直方向上的堆疊，而不是2D閃存製程升級時在長寬尺寸上的同時進步。3D閃存的確是未來的發展方向，但卻不是萬能的救世主。
不管如何，在製程微縮漸入瓶頸的狀況下3D工藝還是能做出一些成本上的改善，尤其是64層以上的3D堆疊閃存：東芝在2007年就首次宣佈3D閃存，直到今年投入大規模使用的正是64層堆疊技術。
除了將原有的Fab 2與Fab 5升級為3D工藝外，東芝還計劃新建Fab 6：新工廠從一開始就將以3D閃存製造為目標。
除了3D堆疊之外，未來能讓閃存真正降價的方向還有QLC：東芝64層堆疊的BiCS Gen 3閃存量產後很快又宣佈了96層 BiCS 4閃存以及3D QLC技術。
相比3D堆疊，其實QLC對於降成本更為靠譜，當然前提是要有過硬的技術解決壽命問題：作為閃存發明者，東芝首個宣佈QLC也是非常有底氣的。
藉助於更高的堆疊層數以及QLC每個存儲單元多出的1bit存儲能力，東芝能將當前最大512Gb的閃存單Die容量提升至768Gb。如果使用16die封裝，單個閃存顆粒就能擁有1.5TB存儲容量！東芝還承諾3D QLC將提供1000次以上擦寫壽命，幾乎等同於現在的TLC閃存，而且不會讓大家等太久：大約明年晚些時候就會出現。
可能有玩家還會聯想到Intel與美光聯合開發的3D XPoint，不過它主要面向的是高性能領域，不差錢的企業級應用也許會用的上它，而容量為王的消費級固態硬盤當中，英特爾16G傲騰內存（緩存盤）的失敗大家都已經看到了3D XPoint不會對降價有任何幫助。